시스템 온 칩에서의 부하 균형을 위한 적응적 주소 매핑

Abstract

시스템 온 칩에서 이차원 데이터를 처리할 때 기존의 주소 맵은 온칩 메모리 구성 요소에 트래픽 정체를 초래하는 경우가 있다. 또한 애플리케이션의 접근 패 턴이 주소 맵과 일치하지 않으면 메모리 활용도가 저하될 수 있다. 이러한 트래 픽 정체를 줄이고 메모리 시스템 성능을 개선하기 위해 본 논문에서는 주소 매 핑과 하드웨어 구성에 대해 적응적으로 이를 해결하는 방안 두 가지를 제안한다. 첫째, 소프트웨어의 요소만을 변경하여 이미지 크기를 패딩하는 기법을 기술한 다. 둘째, 하드웨어의 요소를 변경하여 주소의 캐시 비트를 전환하는 기법을 기 술한다. 이와 같은 두 가지의 기법들을 적용할 때 메모리 구조 전반에 부하 균형 이 향상될 수 있다. 주로 고대역폭 영상처리 애플리케이션을 대상으로 한 방식을 설계하고 메모리 성능 향상을 확인하는 실험을 수행한다. 또한 이에 따른 오버헤 드를 측정한다. 결과적으로 실험에 따르면 제시된 설계는 부하 균형률이 향상되 고 오버헤드(메모리 공간 또는 하드웨어 비용)가 크지 않음을 보인다.|When processing data, traditional address maps often cause traffic congestion to on-chip memory components. Additionally, if the application's access pattern does not match the address map, memory utilization decreases. In order to reduce this traffic congestion and improve memory system performance, this paper proposes two methods to adaptively solve this problem for address mapping and hardware configuration. The first is a technique for padding the image size. This technique solves the above problem by changing only the elements of the software. The second is a technique to switch the cache bits of the address. This technique is a technique that solves a problem by only changing hardware elements. Applying these two techniques can improve load balance across the memory structure. The design is presented and performance experiments are performed, mainly targeting high-bandwidth image processing applications. In addition, the resulting overhead is measured to compare reality from an economic perspective. As a result, experiments showed that the presented design was able to improve the load balance rate while minimizing memory space overhead.